



EEM214 Mantıksal Devreler Laboratuvarı VI

ARDIŞIK LOJİK DEVRELER

Öğrenci İsim	Öğrenci No	Grup No
1.
2.
3.
4.

Amaç:

Ardışık devrelerin temeli olan Flip-Flop (FF) devrelerinin çalışma esaslarının incelenmesi ve gerçekleştirilmesi.

Laboratuvarda kullanılacak ekipmanlar:

- Osiloskop
- DC güç kaynağı
- Elektronik Eğitim Seti

Öğrenciler tarafından getirilmesi gereken ekipmanlar:

- 1 adet 74LS00
- 1 adet 74LS02
- 1 adet 74LS04
- 1 adet 74LS74
- 1 adet 74LS75
- 1 adet 74LS76
- Bağlantı kabloları

Ön Çalışma

- Laboratuvardaki deneye katılmadan önce deney föyünü okuyunuz. **Deney çalışması içerisinde tasarımı yapılmamış deney adımlarını deneye gelmeden önce tasarlayıp ön-çalışmaya ek olarak hazırlayınız.** Her laboratuvar saatinin başında bir test veya klasik sınav olabilir. Sorular çoğunlukla *Ön Bilgiler ve Deney Çalışması* bölümlerinden sorulacaktır.
- Şekil 7 (a) ve (b)'deki FF'ların CLK girişlerine INVERTER ilave edildiği durumda çalışmalarını şekil 8'deki verilen D ve CLK sinyallerine göre çizerek açıklayınız.
- Şekil 10'daki JK FF'un Q çıkışını aynı özelliklere sahip diğer bir JK FF'un CLK girişi bağlandığında en son FF'un Q çıkışında elde edilecek dalga şeklini şekil çizerek anlatınız.

- T tipi FF hakkında bilgi veriniz. Doğruluk tablosunu çıkararak hangi FF’u kullanarak T tipi FF elde edebileceğimiz konusunda fikir yürütünüz.
- Sadece NAND kapıları kullanarak S, R, CLK, PRESET ve CLEAR girişlerine sahip RS FF devresini dizayn ediniz.
- Hazırlanan *ön çalışmalar* A4 kâğıtta belgelendirilmeli ve laboratuvar saatinin başında öğretim elemanlarına gösterilmelidir.

Ön Bilgiler:

Önceki deneylerde kombinyonel lojik devre elemanlarından DECODER, ENCODER, MULTİPLEXER ve DEMULTİPLEXER devreleri incelenmişti. MSI lojik devre elemanlarının diğer grubu ise ardışık (sequential) lojik devre elemanlarıdır. Bir ardışık devre, bir flip-flop grubundan ve kapı devrelerini kapsayan bir kombinyonel devreden oluşur. Bir ardışık devrede temel eleman flip-flop’lardır. Çünkü böyle bir devreden flip-flop çıkarıldığında geriye sadece kombinyonel devre kalır. O halde kombinyonel devreyi de ardışık devre olarak adlandırabiliriz.

Bu deney çalışmasında ardışık lojik devrelerin temelini teşkil eden flip-flop’lar incelenecektir. Bilindiği gibi flip-flop’lar temel depolama birimleridir. Her flip-flop bir bitlik dijital bilgiyi (0 veya 1) üzerinde depolayabilir. Temel olarak dört çeşit flip-flop vardır. Bunlar;

- RS Flip-Flop
- D Flip-Flop
- JK Flip-Flop
- T Flip-Flop

RS Flip-Flop

Şekil 1’de görüldüğü gibi RS FF’un S(set) ve R(reset) olmak üzere iki girişi, Q ve \bar{Q} olmak üzere iki çıkışı bulunmaktadır. Q çıkışı RS FF’un o andaki durumunu gösterir. Eğer $Q = 1$ ise FF “set” edilmiş, $Q = 0$ ise FF “reset” edilmiştir.



Şekil 1: RS flip-flop


Tablo 1: RS flip-flop doğruluk tablosu

Girişler		Çıkışlar	
S	R	Q	\bar{Q}
0	0	q	\bar{q}
0	1	1	0
1	0	0	1
1	1	Belirsiz	

RS-FF’u NAND ve NOR kapıları yardımıyla iki ayrı şekilde gerçekleştirilmesi mümkündür. Şekil 2, Tablo 2, Şekil 3 ve Tablo 3’te bu flip-flop gerçekleştirmeleri ve doğruluk tabloları

görülmektedir. Doğruluk tablolarından da görüleceği gibi NAND ve NOR kapılarıyla yapılan FF'lar arasında küçük bir fark vardır. S ve R girişlerinin aynı olduğu durumlarda, (S, R=1 ve S, R=0) NOR kapıları ile yapılan FF'un çıkışları ile NAND kapılarıyla yapılan FF'un çıkışlarının farklı olduğuna dikkat ediniz.


Burada sözü edilen RS-FF'lar asenkron bir çalışma göstermektedir. Bunun anlamı şudur; FF'un R ve S girişlerine uygulanan lojik değerler değiştiğinde çıkışlar da girişlere bağlı olarak direkt değişecektir. RS FF bazı ilavelerle eş zamanlı çalışır duruma getirilebilir. Yani FF'un girişlerindeki herhangi bir değişiklik çıkışlarına hemen aktarılmaz. Aktarma işlemi için bir kontrol devresine ihtiyaç vardır. Bu durum ise RS-FF'a bir CLK (clock) girişi eklemekle sağlanabilir. Şekil 4'de senkron olarak çalışan CLK girişli RS FF devresi görülmektedir. Burada CLK=0 olduğunda S ve R girişlerine ne değer verilirse verilsin Q ve \bar{Q} çıkışları etkilenmeyecektir. CLK=1 olduğunda FF normal çalışmasını gösterecektir. Sonuç olarak FF'un çalışması CLK girişine bağlıdır.



Şekil 2: NAND kapılarıyla gerçekleştirilmiş RS flip-flop

Tablo 1: NOR kapılarıyla gerçekleştirilmiş RS flip-flop doğruluk tablosu


Girişler		Çıkışlar	
S	R	Q	\bar{Q}
0	0	q	\bar{q}
0	1	1	0
1	0	0	1
1	1	Belirsiz	



Şekil 3: NAND kapılarıyla gerçekleştirilmiş RS flip-flop

Tablo 2: NAND kapılarıyla gerçekleştirilmiş RS flip-flop doğruluk tablosu


Girişler		Çıkışlar	
S	R	Q	\bar{Q}
0	0	Belirsiz	
0	1	0	1
1	0	1	0
1	1	q	\bar{q}



Şekil 4: NAND kapılarıyla gerçekleştirilmiş clock (CLK) girişli RS flip-flop

D Flip-Flop

D tipi FF tek girişli bir depolama birimidir. Bu giriş D (data) girişi olarak adlandırılır. D girişine uygulanacak bilgi (0 veya 1) çıkışa CLK girişine uygulanan bir işaret yardımı ile aktarılır. Şekil 5 ve Tablo 4'te D tipi FF'un sembolik gösterilimi ve doğruluk tablosu yer almaktadır. D tipi FF, RS FF'a bazı değişiklikler yapılarak elde edilir. Bu değişiklik sadece RS flip-flop girişleri arasına bir INVERTER eklenerek yapılır. Şekil 6.6'da CLK girişli bir RS FF yardımıyla elde edilen D tipi bir FF görülmektedir.




Şekil 5: D flip-flop


Tablo 4: D flip-flop doğruluk tablosu

Girişler		Çıkışlar	
CLK	D	Q	Q̄
0	X	q	q̄
1	0	0	1
1	1	1	0


Birbirlerinden farklı özelliklere sahip çeşitli D tipi FF'lar mevcuttur. Bu tipler FF'un CLK girişine uygulanan zamanlama (clock) işaretinin algılanmasına göre kenar tetiklemeli(edge-sensitive), seviye tetiklemeli(level-sensitive) flip-floplar olmak üzere iki gruba ayrılırlar. Seviye tetiklemeli FF'lar genellikle LATCH olarak adlandırılırlar. Bu iki grup FF'u birbirinden ayırt etmek için kenar tetiklemeli FF'un CLK girişine (>) işareti koyulur. (Şekil 7)



Şekil 6: RS-FF yardımıyla gerçekleştirilmiş D-FF




Şekil 7: (a) Kenar tetiklemeli D-FF




Şekil 7: (b) Seviye tetiklemeli D-FF

Seviye tetiklemeli D tipi FF'un (LATCH) çalışması ise şöyledir. Şekil 9'da görüldüğü gibi CLK işaretinin lojik 1 seviyesine geçtikten ve lojik 1 seviyesinde kaldığı sürece D girişindeki bilgi olduğu gibi Q çıkışına aktarılır. CLK işareti lojik 1 seviyesinden 0 seviyesine geçtiği anda D girişindeki en son bilgi Q çıkışına LATCH (kilitlenmiş) olacaktır. Dolayısıyla CLK işaretinin yeniden lojik 1 olmasına kadar değişmeyecektir.



Şekil 8: Kenar tetiklemeli D-FF'un çalışması




Şekil 9: Seviye tetiklemeli D-FF'un (LATCH) çalışması

D tipi FF'larda ayrıca PRESET ve CLEAR olmak üzere iki ayrı giriş mevcuttur. Bu iki giriş D tipi FF'un girişlerinden bağımsız olarak FF'un durumunu asenkron olarak etkiler. PRESET=0 iken Q daima set durumunda ($Q=1$) ve PRESET=1 iken FF normal çalışma özelliklerini gösterir. CLEAR=0 iken Q

daima reset durumundadır. ($Q=0$) ve $CLEAR=1$ iken FF normal çalışma özelliğini devam ettirir. Yani FF'un normal çalışabilmesi için bu iki girişin de lojik 1 seviyesinde olması gerekir. Bu iki giriş kesinlikle aynı anda kullanılmamalıdır. Boşta çalışmada her ikisi de lojik 1, aktif hale getirmede biri lojik 1 iken diğeri lojik 0; $PRESET=CLEAR=0$ durumu tanım gereği kesinlikle uygulanmamalıdır.

JK Flip-Flop

Bir JK FF, beş girişe (J, K, CLOCK, PRESET, CLEAR) iki çıkışa Q ve \bar{Q} sahiptir. Şekil 10 ve Tablo 5'te JK FF'un sembolik şeklini ve doğruluk tablosu görülmektedir. PRESET ve CLEAR girişleri D tipi FF'daki gibidir. Doğruluk tablosundan da görüleceği gibi JK FF, RS FF'a oldukça benzer. Aralarındaki fark şudur; RS FF'un her iki girişinin lojik 1 olması durumunda sonuç belirsizdir. JK FF'da ise her iki girişin de lojik 1 olması durumunda ve CLK girişi uyarıldığında Q çıkışı bulunduğu son durumun tersi duruma sahip olur. Bu çalışma durumunda CLK uçlarına uygulanan clock darbesinin frekansı ikiye bölünür. Bu özelliğinden dolayı sayıcı tasarımlarında en çok kullanılan FF'dur.



Şekil 10: JK flip-flop

Tablo 5: JK flip-flop doğruluk tablosu

Girişler			Çıkışlar	
CLK	J	K	Q	\bar{Q}
↓	0	0	q	\bar{q}
↓	0	1	1	0
↓	1	0	0	1
↓	1	1	\bar{q}	q

Deney Çalışması:

1) Şekil 2, 3 ve 4'deki devreleri kurup doğruluk tablolarını çıkararak çalışmalarını inceleyiniz.

Tablo 1*: NOR kapılarıyla gerçekleştirilmiş RS flip-flop doğruluk tablosu

Girişler		Çıkışlar	
S	R	Q	\bar{Q}
0	0		
0	1		
1	0		
1	1		

Tablo 2*: NAND kapılarıyla gerçekleştirilmiş RS flip-flop doğruluk tablosu

Girişler		Çıkışlar	
S	R	Q	\bar{Q}
0	0		
0	1		
1	0		
1	1		

Tablo 3*: NAND kapılarıyla gerçekleştirilmiş clock (CLK) girişli RS flip-flop

Girişler			Çıkışlar	
CLK	S	R	Q	\bar{Q}
	0	0		
	0	1		
	1	0		
	1	1		

2) Şekil 6'daki devreyi kurup, RS FF yardımı ile D tipi FF gerçekleştiriniz. Doğruluk tablosunu çıkarınız.

Tablo 4*: D flip-flop doğruluk tablosu

Girişler		Çıkışlar	
CLK	D	Q	\bar{Q}
0	X		
1	0		
1	1		

3) Şekil 7 (a) ve (b)'deki D tipi FF'ların çalışmalarını 7474 ve 7475 IC paketleri yardımıyla inceleyiniz ve aralarındaki farkları gözlemleyiniz.

4) Şekil 10'daki JK-FF doğruluk tablosunu 7476 IC paketi yardımıyla çıkarınız ve çalışmalarını inceleyiniz.


Tablo 5*: JK flip-flop doğruluk tablosu

Girişler			Çıkışlar	
CLK	J	K	Q	\bar{Q}
	0	0		
	0	1		
	1	0		
	1	1		


5*) JK-FF'un J ve K girişleri lojik 1 seviyesinde iken CLK girişine 1 kHz'lik kare dalga uygulayıp Q çıkışında elde edilen dalga formunu gözleyiniz ve yorumlayınız.

Katalog Bilgileri

1. 74LS74 Katalog bilgisi



2. 74LS75 Katalog bilgisi



3. 74LS76 Katalog bilgisi

